TMS320C6657CZHA IC DSP FIX/FLOAT POINT 625FCBGA

Beschrijving

De KeyStone-architectuur van TI biedt een programmeerbaar platform dat verschillende subsystemen integreert (C66x-kernen, geheugensubsysteem, randapparatuur en versnellers) en gebruikt verschillende innovatieve componenten en technieken om de communicatie tussen en tussen apparaten te maximaliseren, waardoor de verschillende DSP-bronnen efficiënt en naadloos kunnen werken.Centraal in deze architectuur staan ​​sleutelcomponenten zoals Multicore Navigator die efficiënt gegevensbeheer tussen de verschillende apparaatcomponenten mogelijk maakt.Het TeraNet is een niet-blokkerende switch-fabric die snelle en conflictvrije interne databeweging mogelijk maakt.De multicore gedeelde geheugencontroller biedt rechtstreeks toegang tot gedeeld en extern geheugen zonder gebruik te maken van de capaciteit van de switchfabric.Voor gebruik op vaste punten heeft de C66x-kern 4x de multiply accumuleren (MAC)-mogelijkheid van C64x+-kernen.Bovendien integreert de C66x-kern drijvende-kommamogelijkheden en zijn de onbewerkte rekenprestaties per kern een toonaangevende 40 GMACS per kern en 20 GFLOPS per kern (@1,25 GHz werkfrequentie).De C66x-kern kan 8 drijvende-komma-MAC-bewerkingen met enkele precisie per cyclus uitvoeren en kan bewerkingen met dubbele en gemengde precisie uitvoeren en voldoet aan IEEE 754.De C66x-kern bevat 90 nieuwe instructies (vergeleken met de C64x+-kern) gericht op drijvende-komma- en vectorwiskunde-georiënteerde verwerking.Deze verbeteringen leveren aanzienlijke prestatieverbeteringen op in populaire DSP-kernels die worden gebruikt in functies voor signaalverwerking, wiskunde en beeldacquisitie.De C66x-core is achterwaartse code-compatibel met TI's vorige generatie C6000 fixed- en floating-point DSP-cores, wat zorgt voor softwareportabiliteit en kortere softwareontwikkelingscycli voor applicaties die migreren naar snellere hardware.De C665x DSP integreert een grote hoeveelheid geheugen op de chip.Naast 32 KB L1-programma- en datacache kan 1024 KB toegewezen geheugen worden geconfigureerd als toegewezen RAM of cache.Het apparaat integreert ook 1024KB Multicore Shared Memory dat kan worden gebruikt als een gedeelde L2 SRAM en/of gedeelde L3 SRAM.Alle L2-geheugens bevatten foutdetectie en foutcorrectie.Voor snelle toegang tot extern geheugen bevat dit apparaat een 32-bits DDR-3 externe geheugeninterface (EMIF) met een snelheid van 1333 MHz en ECC DRAM-ondersteuning.